Mentor Graphics ModelSim 2020.4 | 4.9 Gb
西门子业务部门Mentor很高兴宣布ModelSim 2020.4的可用性，它是统一的调试和仿真环境，可在生产性工作环境中为当今的FPGA设计人员提供先进的功能。
ModelSim 2020.4的发行说明-日期：2020年10月13日
在2020.4中修复了SystemVerilog缺陷-QSIM
-64132-Vlog有时会给出错误的错误，例如：
-**错误：解析文件test.sv（50）时：找不到名称'get_type '在范围'tpkg'中
-对于类似'pkg :: typename :: get_type（）的名称，其中“ typename”是解析为类的typedef名称。
-QSIM-64922-Vlog报告了错误：
-**错误：test.sv（7）在Implements子句中非法引用了接口类型C :: Intf。
-如果“ C”是参数化的类类型，而“ Intf”是引用接口类的typedef名称，则
在2020.4中修复了VHDL缺陷-QSIM
-65962-如果在编译时使用-autoorder和-quiet开关，如果语义错误在刷新阶段遇到错误，将不会打印错误。此行为是不正确的，并且现在打印了所有错误，尽管其他编译日志消息也被禁止
-QSIM-66278-如果占用超过2G的空间的大型数据结构将崩溃使用默认初始化。为此，数据结构中所有字段的默认值必须为0或NULL。显式初始化对象将解决此问题。
-QSIM-65639-design.bin的信号范围可能不正确。如果信号范围取决于函数调用，则会发生这种情况。这些函数使用std.textio。
Mentor Graphics 是第一个将单内核模拟器（SKS）技术与用于Verilog，VHDL和SystemC的统一调试环境结合在一起的公司。业界领先的本地SKS性能与最佳的集成调试和分析环境相结合，使ModelSim成为ASIC和FPGA设计的首选模拟器。业界最佳的标准和平台支持使其易于在大多数流程和工具流程中采用。
通过智能设计的调试环境，ModelSim简化了查找设计缺陷的过程。
ModelSim HDL仿真器为FPGA客户提供了一种简便且经济高效的方式来加速FPGA开发和测试。许多FPGA设计人员在对设计进行充分审查之前先去实验室。这意味着实验室中的调试时间可能浪费数周甚至数月。通过仿真，调试循环要快得多，并且可以完全了解设计中的信号。通过仿真，可以在进入实验室之前进行更高质量的FPGA设计，从而使在实验室上花费的时间更加高效和专注。
除了支持标准HDL，ModelSim还提高了设计质量和调试效率。ModelSim屡获殊荣的Single Kernel Simulator（SKS）技术可在一个设计中实现VHDL和Verilog的透明混合。它的体系结构允许独立于平台的编译以及本机编译代码的出色性能。
ModelSim调试环境可有效显示设计数据，以分析和调试所有语言。ModelSim允许在保存后的结果以及实时仿真运行过程中使用许多调试和分析功能。
ModelSim与Mentor的旗舰模拟器Questa共享一个公共前端和用户界面。如果需要更高的性能和对高级验证功能的支持，这可使客户轻松升级到Questa。
Verilog和ModelSim简介，第1部分
Verilog和ModelSim简介，第2部分
西门子的Mentor Graphics Corporation 是电子硬件和软件设计解决方案的全球领导者，为世界上最成功的电子，半导体和系统公司提供产品，咨询服务和屡获殊荣的支持。公司总部位于俄勒冈州威尔逊维尔，博克曼路8005号，邮政编码97070-7777。
产品： Mentor Graphics ModelSim
版本： 2020.4 *
支持的体系结构： 64bit / 32bit
网站主页： www.mentor.com
语言： english
系统要求： PC / Linux **
大小： 4.9 Gb
*发布信息：
Mentor Graphics ModelSim DE 2020.4 Windows x64
Mentor Graphics ModelSim PE 2020.4 Windows x86
Mentor Graphics ModelSim SE 2020.4 Windows x64
Mentor Graphics ModelSim DE 2020.4 Linux x64
Mentor Graphics ModelSim SE 2020.4 Linux x64